AXI IIC IP
用户指南

（UG062008,V1.2）

（2024-10-10）

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

日期	文档版本	修订记录	适用 IP 及对应版本
2024-04-02	V1.0	1. 初始版本。	V1.0
2024-08-31	V1.1	1. 增加V1.1版本对应的IP版本变更记录； 2. 修改 IP 主要特性描述，参见“2.1.1 主要特性”； 3. 更新 IP 选择路径和工程例化界面，参见图 2-2 和图 2-3； 4. 更新 IP 接口框图，参见图 2-4； 5. 更新中断状态寄存器的相关描述，参见“2.6.2 2 中断状态寄存器：ISR”； 6. 增加 IP 时钟端口的描述，参见“2.5 IP 接口描述”； 7. 更新软件版本要求，参见“注意”事项； 8. 规范格式。	V1.1
2024-10-10	V1.2	1. 增加V1.2版本对应的IP版本变更记录； 2. 更新 IP 接口框图，参见图 2-4； 3. 更新 IP 接口描述，参见表 2-5； 4. 规范格式。	V1.2

IP 版本变更记录

IP 版本	更新说明	发布时间
V1.0	1. AXI IIC IP 初始版本。	2024-04-02
V1.1	1. 更新 UI 界面，修改信号分组布局，并支持在 Block Design 中自动进行 AXI 标准接口的连接； 2. 更新 IP 代码结构，优化 AXI Lite 接口模块； 3. UG 更新。	2024-08-31
V1.2	1. 更新 UI 界面，新增支持在 Block Design 中自动进行 IIC 标准接口的连接； 2. 将 UI 界面的 gpo 端口修改为 output 端口； 3. 将 SDA 和 SCL 端口分别拆分成输入输出和使能端口； 4. UG 更新。	2024-10-10

目录

文档版本修订记录 2
IP 版本变更记录 3
第 1 章 前言 7
1.1 关于本手册 7
1.2 手册行文规范 7
第 2 章 IP 使用指南 8
2.1 IP 简介 8
2.1.1 主要特性 8
2.1.2 适用器件及封装 9
2.2 IP 框图 9
2.2.1 AXI Access 模块 9
2.2.2 Registers Space 模块 9
2.2.3 TX and RX FIFO 模块 9
2.2.4 IIC mode control 模块 10
2.2.5 IIC Interface 模块 10
2.3 IP 生成流程 10
2.3.1 模块例化 10
2.3.2 约束配置 13
2.3.3 运行仿真 13
2.3.4 综合与布局布线 14
2.3.5 资源利用 15
2.4 Example Design 15
2.5 IP 接口描述 15
2.6 IP 寄存器描述 16
2.6.1 AXI IIC IP 寄存器列表 16
2.6.2 AXI IIC IP 寄存器说明 17
2.7 典型应用 27
2.8 说明与注意事项 28
2.8.1 IP 使用说明 28
2.9 调试手段 33
第 3 章 附录 34
3.1 参考文档 34
3.2 术语表 34
3.3 缩略语表 34
3.4 声明 35
3.4.1 版权声明 35
3.4.2 免责声明 35

表目录

表 1-1 行文规范说明.....7
表 2-1 AXI IIC IP 适用器件及封装.....9
表 2-2 AXI IIC IP 配置参数说明.....12
表 2-3 AXI IIC IP 生成后的输出文件.....13
表 2-4 AXI IIC IP 基于适用器件的资源利用典型值.....15
表 2-5 AXI IIC IP 接口.....15
表 2-6 AXI IIC IP 寄存器列表.....16
表 2-7 全局中断使能寄存器.....17
表 2-8 中断状态寄存器.....17
表 2-9 中断使能寄存器.....18
表 2-10 软复位寄存器.....18
表 2-11 控制寄存器.....19
表 2-12 状态寄存器.....20
表 2-13 传输 FIFO 寄存器.....21
表 2-14 接收 FIFO 寄存器.....21
表 2-15 从机地址寄存器.....22
表 2-16 从机 10 位地址寄存器.....22
表 2-17 传输 FIFO 占用寄存器.....23
表 2-18 接收 FIFO 占用寄存器寄存器.....23
表 2-19 接收 FIFO 可编程深度寄存器.....24
表 2-20 通用输出寄存器.....24
表 2-21 Timing Parameter TSUSTA Register.....25
表 2-22 Timing Parameter TSUSTO Register.....25
表 2-23 Timing Parameter THDSTA Register.....25
表 2-24 Timing Parameter TSUDAT Register.....26
表 2-25 Timing Parameter TBUF Register.....26
表 2-26 Timing Parameter THIGH Register.....26
表 2-27 Timing Parameter TLOW Register.....27
表 2-28 Timing Parameter THDDAT Register.....27

图目录

图 2-1 AXI IIC IP 结构框图 9
图 2-2 AXI IIC IP 选择路径 10
图 2-3 工程例化界面 11
图 2-4 AXI IIC IP 接口框图 11
图 2-5 配置 AXI IIC IP 参数配置界面 11
图 2-6 AXI IIC IP 生成报告界面 12
图 2-7 Questasim 仿真波形 14
图 2-8 动态传输流程图 33

第1章 前言

本章讲述本手册的适用范围、手册结构及相关行文规范，帮助用户快速查找所需的信息。

1.1 关于本手册

本手册为紫光同创推出的 AXI IIC IP 产品的用户指南，适用于所有系列产品。本手册内容主要包括 IP 使用指南及相关附录。通过本手册用户可以快速了解 AXI IIC IP 相关特性及使用方法。

1.2 手册行文规范

表 1-1 行文规范说明

文字	使用原则
注意	若用户忽略注意内容，可能会因误操作而带来一定的不良后果或者无法成功操作。
说明	提供给用户的说明和提示。
推荐	推荐给用户的设置和使用说明。

第2章 IP 使用指南

本章讲述 AXI IIC IP 相关使用指南，内容包括 IP 简介、IP 框图、IP 生成流程、Example Design、IP 接口描述、IP 寄存器描述、典型应用、说明与注意事项、IP 调试手段。更多设计流程相关详细信息可以参见下述 PDS 帮助文档。

- *Pango_Design_Suite_Quick_Start_Tutorial*[1]
- *Pango_Design_Suite_User_Guide*[2]
- *IP_Compiler_User_Guide*[3]
- *Simulation_User_Guide*[4]

2.1 IP 简介

AXI IIC IP 是紫光同创基于 AXI4-Lite 总线协议开发的一款 IP，支持通过 AXI4-Lite 接口配置 IP 实现 IIC 通信。用户可以通过公司 PDS (Pango Design Suite) 套件中的 IPC (IP Compiler) 工具完成 IP 模块的配置和生成。

2.1.1 主要特性

- 符合行业标准 IIC 协议；
- 支持 AXI4-Lite 协议；
- 支持主机或从机模式；
- 支持多主机操作；
- 支持应答位可配置；
- 支持在仲裁失败时，自动从主机切换到从机；
- 支持被寻址时，自动从主机切换到从机；
- 支持动态 start 与标准 start 信号的产生与检测；
- 支持动态 stop 与标准 stop 信号的产生与检测；
- 支持产生 repeated start；
- 支持总线 busy 检测；
- IIC 速率支持范围 1~1000kHz；
- 支持 7bit 或 10bit 寻址；
- 支持 general call 功能；

- Transmit and receive FIFO 的深度为 16，数据位宽为 8bit；
- 支持流控操作；
- 支持 1bit 到 8bit 的通用输出(GPO)。

2.1.2 适用器件及封装

表 2-1 AXI IIC IP 适用器件及封装

适用器件	支持封装类型
ALL	ALL

2.2 IP 框图




图 2-1 AXI IIC IP 结构框图

2.2.1 AXI Access 模块

实现 AXI4-Lite 接口通信，可以通过该模块访问内部寄存器，此外还包含中断与复位控制。

2.2.2 Registers Space 模块

寄存器空间模块，可以通过 AXI-Lite 接口对内部寄存器进行配置，包含控制寄存器和状态寄存器。

2.2.3 TX and RX FIFO 模块

TX FIFO 模块用于存储向 IIC 总线发送的数据，RX FIFO 模块用于存储从 IIC 总线

上接收到的数据。

2.2.4 IIC mode control 模块

动态控制 IIC 的模块，当 transmit FIFO 中写入 start bit 和 stop bit 时此模块工作。

2.2.5 IIC Interface 模块

用于控制 IIC 接口，实现 IIC 通信时序。

2.3 IP 生成流程

2.3.1 模块例化

通过 IPC 工具可以完成 AXI IIC IP 的定制化配置，例化生成所需的 IP 模块。关于 IPC 工具的具体使用方法，请参见 *IP_Compiler_User_Guide*[3]。

AXI IIC IP 模块例化的主要操作步骤描述如下。

1. 选择 IP

打开 IPC，在主窗口中点击 File->Update 打开 Update IP 对话框，添加对应版本的 IP 模型。

选择器件类型之后 Catalog 界面可以显示已装载的 IP 模型。选取 System/AXI 目录下对应版本的 AXI IIC，IP 选择路径如图 2-2 所示。然后在右侧页面设置 Pathname 和 Instance Name 名称，工程例化界面如图 2-3 所示。

注意：

软件必须为 2024.1 及以上版本。




图 2-2 AXI IIC IP 选择路径




图 2-3 工程例化界面

2. 配置 IP 参数

IP 选择完成后点击 <Customize> 进入 AXI IIC IP 参数配置界面。左边 Symbol 为接口框图，如图 2-4 所示；右边为参数配置窗口，如图 2-5 所示，详细参数参见表 2-2。




图 2-4 AXI IIC IP 接口框图



图 2-5 配置 AXI IIC IP 参数配置界面

表 2-2 AXI IIC IP 配置参数说明

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
IIC Parameters	Frequency of SCL Clock(in KHz)	IIC 时钟频率，单位 MHz	100
	Address Width	IIC 的地址位宽，有 7 bit 和 10 bit 两种寻址模式	7 bit
	Inertial delay of SCL(in AXI clocks)[1]	SCL 滤波，单位 ns	0
	Inertial delay of SDA(in AXI clocks)	SDA 滤波，单位 ns	25
	Active state of SDA	配置处于流控时的 SDA 电平 1:高电平 0:低电平	1
Other Parameters	Frequency of AXI CLK(in Mhz)[2]	AXI 时钟频率，单位 MHz	25
	GPO Width	通用输出位宽，范围为 1bit 到 8bit	1
	Default GPO Port Output Value	通用输出端口的默认值	0

3. 生成 IP

参数配置完成后，点击左上角的 <Generate> 按钮，即可生成相应于用户特定设置的 AXI IIC IP 代码。生成 IP 的信息报告界面如图 2-6 所示。



图 2-6 AXI IIC IP 生成报告界面

成功生成 IP 后会在图 2-3 中指定的 Project 路径下输出下表所示文件。

1 SDA 和 SCL 的 delay 与 AXI 和 IIC 的时钟频率有关，用于调节 SCL 和 SDA 的相位。

2 IIC 时钟频率与 AXI 时钟频率要至少 120 倍的差距，不然会导致 IIC 的 SCL 出错。

表 2-3 AXI IIC IP 生成后的输出文件

输出文件[3]	说明
$instname.v	所生成 IP 的顶层.v 文件。
$instname.idf	所生成 IP 的配置文件。
/rtl/*	所生成 IP 的 RTL 代码文件。
/example_design/*	所生成 IP 的 Example Design 所使用的 Test Bench、顶层文件以及设计用到的一些模块文件。
/pnr/*	所生成 IP 的 Example Design 相应的工程文件与管脚约束文件。
/sim/*	所生成 IP 的仿真目录。
/sim_lib/*	IP 所需的加密文件目录。
/rev_1	综合报告默认输出路径。（该文件夹仅在指定综合工具后才会生成）
readme.txt	readme 文件，描述 IP 生成后，生成目录的结构。

2.3.2 约束配置

关于约束文件的具体配置方法，可以查阅 PDS 安装路径下相关帮助文档：*User_Constraint_Editor_User_Guide*[5] ， *Physical_Constraint_Editor_User_Guide*[6] ，*Route_Constraint_Editor_User_Guide*[7]。

2.3.3 运行仿真

关于 PDS 仿真功能及第三方仿真工具的更多详细信息，可以查阅 PDS 安装路径下相关帮助文档：*Pango_Design_Suite_User Guide*[2]，*Simulation_User_Guide*[4]。

3 $instname 是用户输入的例化名；“*”为通配符，代替同一类型的文件。

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击*.bat 文件即可运行仿真。当仿真结束后，具体仿真结果将会保存在 vsim.log 文件中，Questasim 仿真波形如所示。




图 2-7 Questasim 仿真波形

推荐：

仿真工具建议为 2020.4 及以上版本。

2.3.4 综合与布局布线

PDS 综合工具和布局布线工具的相关具体用法可以查阅 PDS 安装路径下的帮助文档。

注意：

与 IP 一起产生的 Example Design 工程文件.pds 和管脚约束文件.fdc 存放在/pnr/example_design 目录下，需要根据实际使用的器件和 PCB 板的走线修改物理约束，具体请参见“2.8 说明与注意事项”。

2.3.5 资源利用

表 2-4 AXI IIC IP 基于适用器件的资源利用典型值

器件	IIC 寻址模式	资源利用典型值	
		LUT	FF
ALL	7 bit	435	437
	10 bit	444	446

注：其余未提及的参数均使用默认值。

2.4 Example Design

无。

2.5 IP 接口描述

本节介绍 AXI IIC IP 接口说明及时序描述。

表 2-5 AXI IIC IP 接口

端口	I/O	位宽（可选）	有效值（可选）	描述
s_axi_aclk[4]	I	1	-	AXI 时钟
s_axi_aresetn	I	1	low	AXI 复位
iic2intc_irpt	O	1	high	系统中断输出
s_axi*[5]	*	-	-	AXI-Lite 接口相关信号，可参考 AXI 相关协议
sda_i	I	1	-	IIC 输入 SDA 数据
sda_o	O	1	-	IIC 输出 SDA 数据
sda_t	O	1	high	sda_o 输出使能控制信号 1：不使能 0：使能
scl_i	I	1	-	IIC 输入 SCL 时钟
scl_o	O	1	-	IIC 输出 SCL 时钟
scl_t	O	1	high	scl_o 输出使能控制信号 1：不使能 0：使能
gpo	O	GPO_WIDTH	-	可配置的通用输出

注：“-”代表此接口信号为信息流，不存在有效值。

4 不同器件能支持的最大 AXI 时钟频率不同。

5 *是通配符，在此处用来统一表示 AXI-Lite 接口相关信号。

2.6 IP 寄存器描述

本节介绍 AXI IIC IP 寄存器说明及访问方式。

2.6.1 AXI IIC IP 寄存器列表

表 2-6 AXI IIC IP 寄存器列表

Base Addr	**0**	**Base Name**	**IIC_Reg**	**Cfg**	**0**
Offset Addr	**Offset Reg**	**Offset Reg Dscpt**		**Attr**	**Deflt**
0x01C	GIER	全局中断使能寄存器		R/W	0x0000
0x020	ISR	中断状态寄存器		R/W	0x00D0
0x028	IER	中断使能寄存器		W1T	0x0000
0x040	SRR	软复位寄存器		WO	N/A
0x100	IIC_CR	控制寄存器		R/W	0x0000
0x104	IIC_SR	状态寄存器		RO	0x00C0
0x108	TX_FIFO	传输 FIFO 寄存器		WO	0x0000
0x10C	RX_FIFO	接收 FIFO 寄存器		RO	0x0000
0x110	SADDR	从机地址寄存器		R/W	0x0000
0x114	TX_FIFO_LEVEL	传输 FIFO 占用寄存器		RO	0x0000
0x118	RX_FIFO_LEVEL	接收 FIFO 占用寄存器		RO	0x0000
0x11C	TEN_ADDR	从机 10bit 地址寄存器		R/W	0x0000
0x120	RX_FIFO_PD	接收 FIFO 可编程深度寄存器		R/W	0x0000
0x124	GPO	通用输出寄存器		R/W	0x0000
0x128	TSUSTA	时序参数寄存器		R/W	由 IIC 速率决定
0x12C	TSUSTO	时序参数寄存器		R/W	由 IIC 速率决定
0x130	THDSTA	时序参数寄存器		R/W	由 IIC 速率决定
0x134	TSUDAT	时序参数寄存器		R/W	由 IIC 速率决定
0x138	TBUF	时序参数寄存器		R/W	由 IIC 速率决定
0x13C	THIGH	时序参数寄存器		R/W	由 IIC 速率决定
0x140	TLOW	时序参数寄存器		R/W	由 IIC 速率决定
0x144	THDDAT	时序参数寄存器		R/W	由 IIC 速率决定

2.6.2 AXI IIC IP 寄存器说明

1. 全局中断使能寄存器：GIER

全局中断使能寄存器用于全局启用中断。

表 2-7 全局中断使能寄存器

Offset Addr	0x01C	Offset Reg	GIER	Offset Reg Dscpt	全局中断使能寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
31	GIE		0：所有中断不使能 1：所有中断使能	R/W	0x0
[30:0]	Reserved		Reserved	RO	N/A

2. 中断状态寄存器：ISR

中断状态寄存器用来表示每一个内部中断，中断条件为真时，对应的中断就会被置位为 1，且此时中断不能被清除；当中断条件为假时，向指定中断位写 1 就可以清除中断。例如：IP 被复位后，此时发送 FIFO 为空，满足水位小于一半的中断条件，int[7]会被置位为 1，此时对该位写 1，无法清除中断。

表 2-8 中断状态寄存器

Offset Addr	0x020	Offset Reg	ISR	Offset Reg Dscpt	中断状态寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:8]	Reserved		Reserved	RO	N/A
7	int[7]		发送 FIFO 半空	W1T	1
6	int[6]		不被寻址为从机	W1T	1
5	int[5]		被寻址为从机	W1T	0
4	int[4]		IIC 总线空闲	W1T	1
3	int[3]		接收 FIFO 满	W1T	0
2	int[2]		总线被流控	W1T	0
1	int[1]		传输错误/从机传输完成	W1T	0
0	int[0]		仲裁丢失	W1T	0

3. 中断使能寄存器:IER

使用该寄存器的部分 bit 来启用或禁用 AXI IIC IP 对应的内部中断，1 时位中断使能，0 时为中断不使能，默认值为 0。

表 2-9 中断使能寄存器

Offset Addr	0x028	Offset Reg	IER	Offset Reg Dscpt	中断使能寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:8]	Reserved		Reserved	RO	N/A
7	int[7] enable		发送 FIFO 半空	R/W	0
6	int[6] enable		不被寻址为从机	R/W	0
5	int[5] enable		被寻址为从机	R/W	0
4	int[4] enable		IIC 总线空闲	R/W	0
3	int[3] enable		接收 FIFO 满	R/W	0
2	int[2] enable		总线被流控	R/W	0
1	int[1] enable		传输错误/从机传输完成	R/W	0
0	int[0] enable		仲裁丢失	R/W	0

4. 软复位寄存器:SRR

向软复位寄存器中写入 0xA 可以对 IP 进行软复位，软复位完成后总线的 bus busy 状态会被清除，对应状态寄存器的 bit[2]。IP 软复位之后还应将外部设备一并复位，不然如果 IIC 总线被另一个 IIC 设备锁定，状态寄存器可能无法给出 IIC 总线的正确状态。

表 2-10 软复位寄存器

Offset Addr	0x040	Offset Reg	SRR	Offset Reg Dscpt	软复位寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:4]	Reserved		Reserved	RO	N/A
[3:0]	RSTKEY		写入 0xA 时复位中断寄存器，写入其他值不会发生复位	WO	N/A

5. 控制寄存器:IIC_CR

控制寄存器用来控制 AXI IIC IP 实现 IIC 通信。

表 2-11 控制寄存器

Offset Addr	0x100	Offset Reg	IIC_CR	Offset Reg Dscpt	控制寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:7]	Reserved		Reserved	RO	N/A
6	GC_EN		0：通用地址应答使能 1：通用地址应答不使能	R/W	0
5	RSTA[6]		当前总线为主机时向此位写 1 产生 repeated start 发出 repeated start 时复位，在将新地址写入到 TX_FIFO 之前必须将该位置为 1	R/W	0
4	TXAK		驱动 IIC 总线上的 ACK 应答位 0：应答 1：不应答	R/W	0
3	TX		传输模式选择 0：接收 1：传输	R/W	0
2	MSMS		主机/从机模式选择 当此位由 0 转为 1 时，AXI IIC IP 作为主机产生 start 条件 当此位由 1 转为 0 时，AXI IIC IP 产生 stop 条件，同时 IP 切换到从机模式 当此位硬件清除时，由于仲裁丢失，stop 不会产生	R/W	0
1	TX_FIFO_Reset		传输 FIFO 复位 0：传输 FIFO 正常操作 1：复位传输 FIFO	R/W	0
0	EN		AXI IIC IP 使能，此位必须在其他 IIC_CR 位生效之前 0：复位和禁用 AXI IIC 控制器，但不包括寄存器或 FIFO 1：使能 AXI IIC 控制器	R/W	0

6 如果总线被其他主机控制时，发出 repeated start 会导致仲裁丢失。

6. 状态寄存器:IIC_SR

此寄存器包含 AXI IIC IP 接口的状态，所有位在复位时被清除。

表 2-12 状态寄存器

Offset Addr	0x104	Offset Reg	IIC_SR	Offset Reg Dscpt	状态寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:8]	Reserved		Reserved	RO	N/A
7	TX_FIFO_Empty		传输 FIFO 空 TX_FIFO 一为空就拉高，此时最后一字节数据可能仍在输出流水线上或者部分传输	RO	1
6	RX_FIFO_Empty		接收 FIFO 空	RO	1
5	RX_FIFO_Full		接收 FIFO 满	RO	0
4	TX_FIFO_Full		传输 FIFO 满	RO	0
3	SRW		此位表示 IP 作为从机被主机读或者写 0：写 1：读	RO	0
2	BB		表示 IIC 总线状态 0：总线空闲 1：总线正在传输数据	RO	0
1	AAS		当 IP 被寻址为从机时置为 1 当检测到 stop 条件或 repeated start 条件时，该位被清除	RO	0
0	ABGC		当 IP 被 general call 寻址时此位被置为 1	RO	0

7. 发送 FIFO：TX_FIFO

发送 FIFO 用于存储准备向 IIC 总线传输的数据，不建议将发送 FIFO 写满，否则可能导致数据丢失。

表 2-13 传输 FIFO 寄存器

Offset Addr	**0x108**	**Offset Reg**	**TX_FIFO**	**Offset Reg Dscpt**	**发送 FIFO**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:10]	Reserved		Reserved	RO	N/A
9	Stop		控制 IIC 总线产生 STOP	WO	0
8	Start		控制 IIC 总线产生 START 或者 RESTART	WO	0
[7:0]	D7 to D0		IIC 总线发送数据	WO	N/A

8. 接收 FIFO：RX_FIFO

每次接收完成后，IIC 总线上的数据会被存储在接收 FIFO 中。

表 2-14 接收 FIFO 寄存器

Offset Addr	**0x10C**	**Offset Reg**	**RX_FIFO**	**Offset Reg Dscpt**	**接收 FIFO**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:8]	Reserved		Reserved	RO	N/A
[7:0]	D7 to D0		IIC 总线接收数据	RO	N/A

9. 从机地址寄存器:SADDR

用于存储 IP 作为从机时的地址；7 位地址模式时该寄存器代表完整的从机地址，10 位地址模式时该寄存器代表从机地址的低 7 位。

表 2-15 从机地址寄存器

Offset Addr	0x110	Offset Reg	SADDR	Offset Reg Dscpt	从机地址
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:8]	Reserved		Reserved	RO	N/A
[7:1]	Slave Address		Slave 模式时从机地址	R/W	0
0	Reserved		Reserved	RO	N/A

10. 从机 10 位地址寄存器:TEN_ADDR

用于在 10 位地址模式下存储 IP 地址的高 3 位。

表 2-16 从机 10 位地址寄存器

Offset Addr	0x11C	Offset Reg	TEN_ADDR	Offset Reg Dscpt	10 位从机地址
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:3]	Reserved		Reserved	RO	N/A
[2:0]	MSB Slave Address		Slave 模式且从机地址为 10bit 时，地址的高三位	R/W	0

11. 传输 FIFO 占用寄存器：TX_FIFO_LEVEL

该寄存器表示发送 FIFO 的占用值，此寄存器不能用来确定 FIFO 是否为空。

表 2-17 传输 FIFO 占用寄存器

Offset Addr	0x114	Offset Reg	TX_FIFO_LEVEL	Offset Reg Dscpt	发送 FIFO 占用寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:4]	Reserved		Reserved	RO	N/A
[3:0]	Occupancy Value		发送 FIFO 占用值	RO	0

12. 接收 FIFO 占用寄存器：RX_FIFO_LEVEL

该寄存器表示接收 FIFO 的占用值。

表 2-18 接收 FIFO 占用寄存器寄存器

Offset Addr	0x118	Offset Reg	RX_FIFO_LEVEL	Offset Reg Dscpt	接收 FIFO 占用寄存器
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:4]	Reserved		Reserved	RO	N/A
[3:0]	Occupancy Value		接收 FIFO 占用值	RO	0

13. 接收 FIFO 可编程深度寄存器：RX_FIFO_PD

设置接收 FIFO 可编程深度中断的值。

表 2-19 接收 FIFO 可编程深度寄存器

Offset Addr	**0x120**	**Offset Reg**	**RX_FIFO_PD**	**Offset Reg Dscpt**	**接收 FIFO 可编程深度寄存器**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:4]	Reserved		Reserved	RO	N/A
[3:0]	Compare Value		该值大于或等于 RX_FIFO_LEVEL 时接收 FIFO 中断置位	R/W	0

14. 通用输出寄存器：GPO

设置 GPO 端口的输出值。

表 2-20 通用输出寄存器

Offset Addr	**0x124**	**Offset Reg**	**GPO**	**Offset Reg Dscpt**	**通用输出寄存器**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[31:C_GPO_WIDTH]	Reserved		Reserved	RO	N/A
[(C_GPO_WIDTH – 1):0]	General Purpose Outputs		GPO 端口输出值	R/W	0

15. Timing Parameter TSUSTA Register (TSUSTA)

设定 repeated start 条件的建立时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-21 Timing Parameter TSUSTA Register

Offset Addr	**0x128**	**Offset Reg**	**TSUSTA**	**Offset Reg Dscpt**	**repeated start 的建立时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	TSUSTA		设定 repeated start 条件的建立时间	R/W	由 IIC 速率决定

16. Timing Parameter TSUSTO Register (TSUSTO)

设定 repeated stop 条件的建立时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-22 Timing Parameter TSUSTO Register

Offset Addr	**0x12C**	**Offset Reg**	**TSUSTO**	**Offset Reg Dscpt**	**repeated stop 条件的建立时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	TSUSTO		设定 repeated stop 条件的建立时间	R/W	由 IIC 速率决定

17. Timing Parameter THDSTA Register (THDSTA)

设定 restart 条件的保持时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-23 Timing Parameter THDSTA Register

Offset Addr	**0x12C**	**Offset Reg**	**TSUSTO**	**Offset Reg Dscpt**	**repeated stop 条件的建立时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	THDSTA		设定 restart 条件的保持时间	R/W	由 IIC 速率决定

18. Timing Parameter TSUDAT Register (TSUDAT)

设定数据的建立时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-24 Timing Parameter TSUDAT Register

Offset Addr	**0x130**	**Offset Reg**	**TSUDAT**	**Offset Reg Dscpt**	**restart 条件的保持时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	TSUDAT		设定数据的建立时间	R/W	由 IIC 速率决定

19. Timing Parameter TBUF Register (TBUF)

设定 STOP 和 START 条件之间的总线空闲时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-25 Timing Parameter TBUF Register

Offset Addr	**0x130**	**Offset Reg**	**TBUF**	**Offset Reg Dscpt**	**restart 条件的保持时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	TBUF		设定 STOP 和 START 条件之间的总线空闲时间	R/W	由 IIC 速率决定

20. Timing Parameter THIGH Register (THIGH)

设定 SCL 时钟的高电平时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-26 Timing Parameter THIGH Register

Offset Addr	**0x130**	**Offset Reg**	**THIGH**	**Offset Reg Dscpt**	**restart 条件的保持时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	THIGH		设定 SCL 时钟的高电平时间	R/W	由 IIC 速率决定

21. Timing Parameter TLOW Register (TLOW)

设定 SCL 时钟的低电平时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-27 Timing Parameter TLOW Register

Offset Addr	**0x130**	**Offset Reg**	**TLOW**	**Offset Reg Dscpt**	**restart 条件的保持时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	TLOW		设定 SCL 时钟的低电平时间	R/W	由 IIC 速率决定

22. Timing Parameter THDDAT Register (THDDAT)

设定数据的保持时间，IP 会根据用户配置自动计算此寄存器的默认值。

表 2-28 Timing Parameter THDDAT Register

Offset Addr	**0x130**	**Offset Reg**	**THDDAT**	**Offset Reg Dscpt**	**restart 条件的保持时间**
Bit	**Field**		**Field Dscpt**	**Attr**	**Deflt**
[SIZE-1:0]	THDDAT		设定数据的保持时间	R/W	由 IIC 速率决定

2.7 典型应用

无。

2.8 说明与注意事项

2.8.1 IP 使用说明

1. 标准模式

(1) IIC 作为主机写数据

- 1.将 IIC 设备地址写入 TX_FIFO。
- 2.将寄存器地址写入 TX_FIFO。
- 3.写 IIC_CR，设置 MSMS=1（将 AXI IIC 设置为主机），TX=1（TX=1 发送数据）。
- 4.等待发送 FIFO 空中断，这意味着 IIC 对总线进行了流控。
- 5.写 IIC_CR，设置 RSTA=1。
- 6.写 IIC 设备地址到 TX_FIFO。
- 7.将除最后一个字节以外的所有数据写入 TX_FIFO。
- 8.等待发送 FIFO 空中断，这意味着 IIC 对总线进行了流控。
- 9.写 IIC_CR，设置 MSMS=0。IIC 在最后一个字节的末尾生成一个 stop 条件。
- 10.写最后一个字节的数据到 TX_FIFO。

(2) IIC 作为主机读数据

- 1.将从机地址写入 TX_FIFO，将寄存器地址写入 TX_FIFO，写 RX_FIFO_PD，写入需要接收信息长度（称为 M）减去 2，接收一个字节时，写入 0。此信息长度小于 FIFO 最大深度 16byte。
- 2.写 IIC_CR，设置 MSMS=1（将 AXI IIC 设置为主机），TX=0（TX=0 接收数据）。
- 3.等待接收 FIFO 中断，表示已经接收到 M-1 个 bytes。
- 4.设置 IIC_CR TXAK=1，表示 AXI IIC core 不应答接收到的下一个 byte，指示从发送器主接收器不接收进一步的数据。TXAK 是在从 RX_FIFO 读取数据之前设置的，因为一旦从 RX_FIFO 读取数据，流控条件就会被移除，置位的机会就会丢失。
- 5.从 RX_FIFO 读取 M-1 数据字节后，将 RX_FIFO_PD 设置为 0，以便在最后

一个字节被接收到 RX FIFO 后触发 RX FIFO 满中断。

- 6.现在清除接收 FIFO 满中断，因为在从 RX_FIFO 检索到单个字节后，流控条件被控制器移除，中断标志可以拉低（清除）。
- 7.等待接收 FIFO 满中断。
- 8.控制器再次使用完整的 RX_FIFO 进行流控。设置 IIC_CR RSTA=1。将新的（或相同的）IIC 从机的外设 IIC 设备地址写入 TX_FIFO。
- 9.从 RX_FIFO 读取数据的最后一个字节。这将终止流控条件，此时可以清除接收 FIFO 满中断，它还允许控制器发出 IIC 重启并传输 TX_FIFO 中可用的新从机地址。也设置接收 FIFO 可编程深度寄存器，设置为 2，小于 N，以预期从第二个从机接收到 N-1 字节的信息。
- 10.等待接收 FIFO 中断。
- 11.设置 TXAK=1。将 RX_FIFO_PD 写入 0，从 RX_FIFO 读取信息并清除接收 FIFO 满中断。
- 12.等待接收 FIFO 满中断。
- 13.设置 MSMS=0，通过生成 IIC stop 释放总线。从 RX_FIFO 读取第二条消息的最后一个数据字节。这清除了流控条件，并为控制器发出 IIC stop 让路。

(3) IIC 从接收机

- 1.设置 IIC_CR EN=1 使能 AXI IIC core。如果 IIC 需要识别 general call，则设置 EN=1 和 GC_EN=1
- 2.将从地址和 R/W’位写入 SADDR。在 7bit 模式下，从地址 0x7F 应该写为 0xFE 到 SAADR。第八位是 Read Not Write 位。
- 3.将 0x0 写入 RX_FIFO_PD 进行比较值。当接收到一个字节的数据时，会导致中断。RX FIFO 只存储数据，不存储地址，所以接收总线上传输的地址不会产生接收 FIFO 满中断。
- 4.等待寻址为从机中断信号 ISR[5]。
- 5.在 ISR[5]中断发生后，通过读取状态寄存器 bit[3]来确定 IIC 从机是接收还是发送数据。
- 6.清除未寻址为从机地址中断信号 ISR[6]。
- 7.如果 IIC 是一个从接收器，那么从接收器中断处理有两个选择。

- 7a.将接收 FIFO 中断寄存器设置为 0x0，等待 ISR[6]中断（没有发送数据）或 RX_FIFO_PD 中断。在这种模式下，每接收到一个字节的数据都会发生中断，传输结束时还会出现一个 ISR[6]。
- 7b.将接收 FIFO 中断寄存器设置为 0xF，等待 ISR[6]（设置的数据量小于 16bytes）或 RX_FIFO_PD 中断。这种模式下，每 16 个字节的数据有一个 RX_FIFO_PD 中断，传输结束时有一个 ISR[6]中断。如果发送的数据少于 16 字节，则只有 ISR[6]中断。
- 8.在上述任何一种选择中，在处理完数据后清除中断并等待下一个中断。
- 9.接收到 ISR[6]中断后，处理数据并清除 ISR[5]。
- 10.等待 ISR[5]中断。

(4) IIC 从发送机

- 1.确保发送错误/从机发送完成中断被清除。
- 2.在 AXI IIC 被寻址为从机发送器后，IIC 发送 FIFO 中没有数据存在，IIC 将对总线进行流控，直到数据被写入发送 FIFO。
- 3. 如果用户知道从机必须传输多少数据，可以将需要传输的数据写入 TX FIFO 中，同时可以通过 TX FIFO 空中断或 TX FIFO 半空中断来保持 TX FIFO 中一直有数据，等待发送错误/从机发送完成中断。
- 4.可以一次向 FIFO 写入一个字节的数据，然后等待发送 FIFO 空中断，这意味着主机已经收到所需的数据，然后重复此操作，直到数据传输完成。
- 5.当发生传输错误/从机传输完成时，ISR[6]也会发生，因为主机必须发送停止或发送重复启动。
- 6.当接收到 ISR[6]中断时，处理数据并清除 ISR[5]。
- 7.等待 ISR[5]中断。

2. 动态模式

为了唤醒动态逻辑，将需要访问的从机地址写入 TX_FIFO，并设置 Start 位。如果要执行读操作，则将接收字节数写入 TX_FIFO，如果要执行写操作，则要将写数据写入 TX_FIFO。当动态逻辑检测到 TX_FIFO 中的数据可用并且设置了起始位时，AXI IIC 会执行以下操作：

- 1.如果没有设置 MSMS 位，则设置 MSMS 位来创建一个 start 序列。如果已经设置了 MSMS，则在 IIC_CR 中配置 RSTA，创建一个 repeated start 序列。
- 2.发送 TX_FIFO 中包含的 7bit 地址和读写位。
- 3.检查 7 位地址包含的 LSB，以确定这是 IIC 总线上的读或写操作。
- 4.在 TX_FIFO 中获取下一个字节。
- 5.如果在 IIC 总线上发生读访问，则使用此值作为接受字节计数器。当次计数器达到零时，IIC_CR TXAK 强制为高电平。这将导致再接受最后一个字节期间产生一个 not-acknowledge，并向 IIC 从设备发出停止传输读取数据的信号。
- 6.如果发生写访问，则 TX_FIFO 的内容在 sda 总线上发送出去。

通过清除 IIC_CR 中的 MSMS 位使 AXI IIC IP 释放 IIC 总线，对于写访问，必须将 TX FIFO 最后一个字节的 bit[9]设为 1。对于读访问，当第二个 word 写入 TX_FIFO 时，必须置位 bit[9]。第二个 word 的 LSB 的 8 位包含要接收的字节数。如果 stop 位从未设置，则 AXI IIC 继续占有 IIC 总线。

3. 动态模式 IIC 访问实例

(1) 初始化

- 1.通过 RX_FIFO_PIRQ=0x0F 将 RX_FIFO 深度设置为最大值。
- 2.复位 TX_FIFO。
- 3.启用 AXI IIC，移除 TX_FIFO 复位，禁用 general call。

(2) 从地址为 0110100 的 IIC 设备读取 4bytes

- 1.通过读取状态寄存器（SR）检查所有 FIFO 为空且总线 not busy。
- 2.将 0101101000 写入 TX_FIFO（设置起始位，设备地址为 0110100，读访问）。
- 3.将 1000000100 写入 TX_FIFO（设置 stop 位，AXI IIC 接收 4 字节）。

- 4.等待 RX_FIFO 不为空。
- a.读取 RX_FIFO 的数据。
- b.如果第四个字节被读取，则退出；否则，继续检查 RX_FIFO 是否为空。

(3) 写 4 字节（0x89,0xAB,0xCD,0xEF）到一个 IIC 从机设备地址为 0110100

- 1.通过读取 SR 检查所有 FIFO 是否空并且总线是否繁忙。
- 2.将 0101101000 写入 TX_FIFO（设置起始位，设备地址为 0110100，写访问）。
- 3.将 00110011 写入 TX_FIFO（用于数据的寄存器地址）。
- 4.将 0x89 写入 TX_FIFO（byte1）。
- 5.将 0xAB 写入 TX_FIFO（byte2）。
- 6.将 0xCD 写入 TX_FIFO（byte3）。
- 7.将 0x2EF 写入 TX_FIFO（stop 位，byte4）。

(4) 从 IIC 从机设备读取读取 4bytes，地址为 0110100（repeated start）

- 1.通过读取 SR 检查所有 FIFO 是否空并且总线是否 busy。
- 2.将 0101101000 写入 TX_FIFO（设置起始位，设备地址为 0110100，写访问）。
- 3.将 00110011 写入 TX_FIFO（用于数据的设备地址）。
- 4.将 0101101001 写入 TX_FIFO（设置 repeated start 的 start bit，设备地址 0110100，读访问）。
- 5.将 1000000100 写入 TX_FIFO（设置 stop 位，AXI IIC 接收四个字节）。
- 6.等待 RX_FIFO 不为空然后读取 RX_FIFO 字节。




图 2-8 动态传输流程图

2.9 调试手段

无。

第3章 附录

3.1 参考文档

[1] Pango_Design_Suite_Quick_Start_Tutorial

[2] Pango_Design_Suite_User_Guide

[3] IP_Compiler_User_Guide

[4] Simulation_User_Guide

[5] User_Constraint_Editor_User_Guide

[6] Physical_Constraint_Editor_User_Guide

[7] Route_Constraint_Editor_User_Guide

[8] AMBA® AXI™ and ACE™ Protocol Specification

3.2 术语表

A

AXI	Advanced eXtensible Interface

I

IIC	Inter-Integrated Circuit

3.3 缩略语表

I

IPC	IP Compiler

P

PDS	Pango Design Suite

3.4 声明

3.4.1 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

3.4.2 免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。